技术标签: fpga开发
FPGA分频器是一种常用于数字信号处理、通信系统、雷达系统等领域的电路,其作用是将信号时钟分成多个频频率。分频电路是数字电路中常见的逻辑电路类型。在时序逻辑电路中,时钟是必不可少的,但对于时钟要求不高的基本设计,自行设计的分频电路,也就是时钟分频器,有时候比采用外部PLL更为简单、有效、快速。本文将详细介绍FPGA分频器的设计方法,并附上Verilog代码示例,以供参考。
分频器一般可以分为:偶数分频、奇数分频、小数分频。
将主时钟以2为幂次进行分割可以得到同步偶数分频时钟,即21,22,23…分频。电路上可采用D触发器实现,n个触发器可以构成2n次偶数分频。如图1所示,为2分频、4分频电路设计及波形。
用D触发器级联搭建分频电路只能实现2,4,8,16等分频,对于一般的偶数分频,可以通过计数器实现:若要实现N分频(N为偶数),只需将计数器在待分频时钟上升沿触发下循环计数,从0计数到(N/2 -1)后将输出时钟翻转即可实现。代码见工程Even_clk_freq_div。仿真图和代码如下:
//N为偶数分频的值,实现50%占空比的偶数分频
parameter N = 6;
reg [2:0] cnt;
always @(posedge clk_in or negedge rst_n)
if (!rst_n)begin
cnt <= 3'd0;
clk_out <= 1'b0;
end
else if (cnt == (N-1)/2)begin
cnt <= 3'd0;
clk_out <= ~clk_out;
end
else
cnt <= cnt + 1'b1;
以7分频为例,通过如图2所示Moore状态机即可实现输入时钟的7分频。
值得注意的是,上图实现的7分频的占空比并非50%。代码见工程Odd_clk_freq_div_Moore。仿真和代码截图如下:
parameter state_0 = 3'd0,
state_1 = 3'd1,
state_2 = 3'd2,
state_3 = 3'd3,
state_4 = 3'd4,
state_5 = 3'd5,
state_6 = 3'd6;
reg [2:0] State,next_state;
always @(posedge clk_in or negedge rst_n)
if (!rst_n)
State <= state_0;
else
State <= next_state;
always @(*)
if (!rst_n)
next_state <= state_0;
else begin
case (State)
state_0 : next_state = state_1;
state_1 : next_state = state_2;
state_2 : next_state = state_3;
state_3 : next_state = state_4;
state_4 : next_state = state_5;
state_5 : next_state = state_6;
state_6 : next_state = state_0;
default : next_state = state_0;
endcase
end
always @(posedge clk_in or negedge rst_n)
if (!rst_n)
clk_out <= 1'b0;
else begin
case(next_state)
state_0 : clk_out <= 1'b0;
state_1 : clk_out <= 1'b0;
state_2 : clk_out <= 1'b0;
state_3 : clk_out <= 1'b0;
state_4 : clk_out <= 1'b1;
state_5 : clk_out <= 1'b1;
state_6 : clk_out <= 1'b1;
default : clk_out <= 1'b0;
endcase
end
其实用状态机实现占空比非50%的分频电路还是比较麻烦的,可以采用计数器的方法:若要实现N分频(N为奇数),只需将计数器在待分频时钟上升沿触发下循环计数,从0计数到(N-1)后计数器清零。当计数到(N-1)/2后将输出时钟翻转,计数到0后再次翻转即可实现。代码见工程Odd_clk_freq_div0。仿真和代码如下:
//N为奇数分频的值,实现非50%占空比的奇数分频
parameter N = 7;
reg [2:0] cnt;
always @(posedge clk_in or negedge rst_n)
if (!rst_n)
cnt <= 3'd0;
else if (cnt == (N-1))
cnt <= 3'd0;
else
cnt <= cnt + 1'b1;
always @(posedge clk_in or negedge rst_n)
if (!rst_n)
clk_out <=1'b0;
else if (cnt == (N-1)/2)
clk_out <= ~clk_out;
else if (cnt == 3'b0)
clk_out <= ~clk_out;
else
clk_out <= clk_out;
对于奇数分频,就是分别利用待分频时钟的上升沿触发生成一个时钟,然后用下降沿触发生成另一个时钟,然后将两个时钟信号进行或/与运算得到占空比为50%的奇数分频。上面一小节已经介绍了如何利用待分频时钟的上升沿触发生成占空比非50%的时钟,只需再类似地利用待分频时钟的下降沿触发生成占空比非50%的时钟。具体方法详述如下:
① 设计2个分别用上升、下降沿触发的计数器
定义2个计数器cnt_p和cnt_n,分别利用时钟的上升沿和下降进行触发计数
② 利用上升、下降沿计数器生成两个分频时钟clk_p和clk_n
定义2个时钟信号clk_p和clk_n, 对于上升沿计数器cnt_p,当计数到0或者(N-1)/2时,均翻转clk_p信号;对于下降沿计数器cnt_n,当计数到0或者(N-1)/2时,均翻转clk_n信号。
③ 利用clk_p和clk_n通过逻辑运算生成占空比为50%的分频时钟
若clk_p和clk_n初始复位为0,将2个时钟clk_p和clk_n通过或运算即可生成占空比为50%的分频时钟,且clk_out上升沿和原时钟上升沿对齐。代码见工程Odd_clk_freq_div1。仿真截图和代码如下:
//N为奇数分频的值,实现50%占空比的奇数分频
parameter N = 7;
reg [2:0] cnt_p, cnt_n;
reg clk_p;
reg clk_n;
always @(posedge clk_in or negedge rst_n)
if (!rst_n)
cnt_p <= 3'd0;
else if (cnt_p == (N-1))
cnt_p <= 3'd0;
else
cnt_p <= cnt_p + 1'b1;
always @(posedge clk_in or negedge rst_n)
if (!rst_n)
clk_p <=1'b0;
else if (cnt_p == (N-1)/2)
clk_p <= ~clk_p;
else if (cnt_p == 3'b0)
clk_p <= ~clk_p;
else
clk_p <= clk_p;
//将clk_p打半拍得到clk_n
always @(negedge clk_in or negedge rst_n)
if (!rst_n)
cnt_n <= 3'd0;
else if (cnt_n == (N-1))
cnt_n <= 3'd0;
else
cnt_n <= cnt_n + 1'b1;
always @(negedge clk_in or negedge rst_n)
if (!rst_n)
clk_n <=1'b0;
else if (cnt_n == (N-1)/2)
clk_n <= ~clk_n;
else if (cnt_n == 3'b0)
clk_n <= ~clk_n;
else
clk_n <= clk_n;
assign clk_out = clk_p | clk_n;
详细的波形图如图3所示:
还有一种更简便的方法只需要一个计数器cnt_p就可以,通过cnt_p产生clk_p时钟,然后直接用待分频时钟下降沿对时钟clk_p打半拍得到时钟clk_n,最后将clk_p和clk_n相或就可以得到占空比为50%的7分频时钟。代码见工程Odd_clk_freq_div,个人比较推荐这种写法,里面涉及到对信号打半拍,理解到了对学习FPGA大有帮助。下面是仿真结果图和代码截图。
//N为奇数分频的值,实现50%占空比的奇数分频
parameter N = 7;
reg [2:0] cnt;
reg clk_p;
reg clk_n;
always @(posedge clk_in or negedge rst_n)
if (!rst_n)
cnt <= 3'd0;
else if (cnt == (N-1))
cnt <= 3'd0;
else
cnt <= cnt + 1'b1;
always @(posedge clk_in or negedge rst_n)
if (!rst_n)
clk_p <=1'b0;
else if (cnt == (N-1)/2)
clk_p <= ~clk_p;
else if (cnt == 3'b0)
clk_p <= ~clk_p;
else
clk_p <= clk_p;
//将clk_p打半拍得到clk_n
always @(negedge clk_in or negedge rst_n)
if (!rst_n)
clk_n <=1'b0;
else
clk_n <= clk_p;
assign clk_out = clk_p | clk_n;
上面我们从波形生成方法及Verilog实现的角度思考了如何设计占空比为50%的奇数分频电路,这里我们直接从电路角度出发进行设计。首先思考如何用D触发器和组合逻辑实现占空比为50%的三分频电路?思路:先使用触发器构成序列生成器,输出001循环脉冲,实现占空比非50%的三分频,然后用负沿触发器打一拍,再相或。由于001循环共三个状态,故需2个D触发器。通过列状态表、画卡诺图,得到由两个D触发器及逻辑门构成的001序列生成器,后接负沿触发器打一拍并将其输出与序列生成器的输出相或,即得到占空比为50%的三分频电路。下面贴出三分频和五分频电路的简略设计思路及过程仅供参考,如图4、图5所示。
小数分频电路可以转化为特定分频比电路设计问题。如19/9分频,意味着在输入时钟clk_in的19个周期内,输出需产生9个脉冲。因为19/9 = 2.11…, 因此可以用2分频和3分频配合实现,设待分频时钟的19个周期内共有x个二分频时钟周期,y个三分频时钟周期,则有:
x + y = 9 x+y=9 x+y=9
2 x + 3 y = 19 2x+3y=19 2x+3y=19
解得 x = 8 , y = 1 x=8,y=1 x=8,y=1。即只要在待分频时钟的19个周期内控制输出8个二分频时钟周期和1个三分频时钟周期即可。具体代码思路:
1)首先一个总的计数器,在0-18循环;
2)其次设计两个分别生成2分频和3分频的计数器,根据总计数器的数值范围分别在0-1和0-2循环;
3)最后是波形生成逻辑,根据总计数器和2、3分频计数器的数值控制输出脉冲翻转生成期望分频比的时钟。
reg [5:0] cnt;
reg [3:0] cnt_a;
reg [3:0] cnt_b;
reg clk_out_reg;
assign clk_out = clk_out_reg;
// div_a和div_b分别为根据文档公式计算出来的基准分频系数
// change为2、3分频时钟的切换点
parameter M = 5'd19;
parameter change = 5'd16;
parameter div_a = 5'd2;
parameter div_b = 5'd3;
//总计数器
always @(posedge clk_in or negedge rst_n)
if(!rst_n)
cnt <= 6'b0;
else begin
if(cnt == M - 1'b1)
cnt <= 6'b0;
else
cnt <= cnt + 1'b1;
end
//产生2、3分频的计数器
always @(posedge clk_in or negedge rst_n)
if(!rst_n) begin
cnt_a <= 4'b0;
cnt_b <= 4'b0;
end
else if(cnt <= change - 1'b1) begin
cnt_b <= 4'd0;
if(cnt_a == div_a - 1'b1)
cnt_a <= 4'd0;
else
cnt_a <= cnt_a + 1'b1;
end
else if(cnt > change - 1'b1) begin
cnt_a <= 4'd0;
if(cnt_b == div_b - 1'b1)
cnt_b <= 4'd0;
else
cnt_b <= cnt_b + 1'b1;
end
//输出时钟产生逻辑
always @(posedge clk_in or negedge rst_n)
if(!rst_n)
clk_out_reg <= 1'b0;
else if(cnt < change) begin
if(cnt_a == 4'd0 || cnt_a == div_a/2)
clk_out_reg <= ~clk_out_reg;
else
clk_out_reg <= clk_out_reg;
end
else if(cnt >= change) begin
if(cnt_b == 4'd0 || cnt_b == (div_b - 1'b1)/2)
clk_out_reg <= ~clk_out_reg;
else
clk_out_reg <= clk_out_reg;
end
上面代码的后段3分频是占空比非50%的,若要实现占空比50%,我们同样可以采取打半拍的方式并通过逻辑运算获得。代码和仿真结果如下,为了更好提现,这里实现20/9分频,通过公式计算得出在20个待分频时钟周期内,应该产生7个二分频脉冲和2个三分频脉冲。工程为Dec_Freq_Div_M_N。
reg [5:0] cnt;
reg [3:0] cnt_a;
reg [3:0] cnt_b;
reg clk_out_p;
reg clk_out_n;
assign clk_out = (cnt <= change) ? clk_out_p : (clk_out_p | clk_out_n); //产生占空比为50%的时钟
// div_a和div_b分别为根据文档公式计算出来的基准分频系数
// change为2、3分频时钟的切换点
parameter M = 5'd20;
parameter change = 5'd14;
parameter div_a = 5'd2;
parameter div_b = 5'd3;
//总计数器
always @(posedge clk_in or negedge rst_n)
if(!rst_n)
cnt <= 6'b0;
else begin
if(cnt == M - 1'b1)
cnt <= 6'b0;
else
cnt <= cnt + 1'b1;
end
//产生2、3分频的计数器
always @(posedge clk_in or negedge rst_n)
if(!rst_n) begin
cnt_a <= 4'b0;
cnt_b <= 4'b0;
end
else if(cnt <= change - 1'b1) begin
cnt_b <= 4'd0;
if(cnt_a == div_a - 1'b1)
cnt_a <= 4'd0;
else
cnt_a <= cnt_a + 1'b1;
end
else if(cnt > change - 1'b1) begin
cnt_a <= 4'd0;
if(cnt_b == div_b - 1'b1)
cnt_b <= 4'd0;
else
cnt_b <= cnt_b + 1'b1;
end
//输出时钟产生逻辑
always @(posedge clk_in or negedge rst_n)
if(!rst_n)
clk_out_p <= 1'b0;
else if(cnt < change) begin
if(cnt_a == 4'd0 || cnt_a == div_a/2)
clk_out_p <= ~clk_out_p;
else
clk_out_p <= clk_out_p;
end
else if(cnt >= change) begin
if(cnt_b == 4'd0 || cnt_b == (div_b - 1'b1)/2)
clk_out_p <= ~clk_out_p;
else
clk_out_p <= clk_out_p;
end
//打半拍
always @(negedge clk_in or negedge rst_n)
if(!rst_n)
clk_out_n <= 1'b0;
else
clk_out_n <= clk_out_p;
下图是本文的文件截图,有需要的话点击下面的链接获取:
文章浏览阅读648次。移动硬盘在目前工作和学习中都是一个比较重要的工具。如果遇到移动硬盘无法读取的情况,应该如何解决呢?小编给大家总结了几个简单有效的操作方法,记得收藏起来哦!_新硬盘无法识别
文章浏览阅读250次。在目前的小程序版本尚不支持发红包这个功能,开发者们表面笑嘻嘻,心里妈卖批!在这里,提供一种已经实践过的解决思路。详细解析,就是下面的几个步骤1、首先是在小程序里面的领红包入口2、点击后跳转webview, 附带当前的小程序的token给webview验证,webview 的src 指向具备付款能力的服务号的一个获取openid页面,根据附加的token来判断用户是否可以领取红包,此时用户拥有两个o..._小程序 可以用微信支付 现金红包php
文章浏览阅读104次。跟一夫学UI设计 APPUI综合设计与图标实战案例视频教程 photoshop绘制icon案例 ..._app风格案例视频
文章浏览阅读4k次,点赞4次,收藏22次。1. 下载并安装海康 web 插件https://open.hikvision.com/download/5c67f1e2f05948198c909700?type=102. 把上一步解压的三个 js, 复制到你的项目中, 根据路径, 自己引入到 index.html 中3. 建议运行它的 demo, 大概看看代码, 了解一下它的大致结构, 它的注解很详细, 3 分钟就能看完4. 贴上我的代码(我的是每次只显示一个画面, 点击摄像头切换画面)<temp.._vue-hkvideo
文章浏览阅读5.3k次,点赞3次,收藏4次。很多时候需要用到这个css效果,实际上就用了一个li标签的热点样式,不仅是li标签,div等也可以的完整代码如下,div/css鼠标热点改变li标签背景颜色body{ background-color:#CCCC99; margin:0; padding:0; color:#fff;}ul{ margin:0; padding:50px;}li{ list-style:none; height:2..._ul li 样式 鼠标移入颜色
文章浏览阅读238次,点赞4次,收藏8次。把删除创建为rm -i 的别名当 -i 选项配合 rm 命令(也包括其他文件处理命令比如 cp 或者 mv)使用时,在删除文件前会出现一个提示。其中,/home/gacanepa/rescued 是另外一个磁盘中的目录 - 请记住,把文件恢复到被删除文件所在的磁盘中不是一个明智的做法。安装完成后,我们做一个简单的测试吧。如果在恢复过程中,占用了被删除文件之前所在的磁盘分区,就可能无法恢复文件。但愿你对于你的文件足够小心,当你要从外部磁盘或 USB 设备中恢复丢失的文件时,你只需使用这个工具即可。
文章浏览阅读794次,点赞19次,收藏19次。2、multiprocessing.Process类的join()方法可以阻塞主进程,当子进程没有进行完成的时候,主进程hold。2、threading.Thread类的join()方法可以阻塞主进程,当子线程没有进行完成的时候,主线程hold。3、可以通过继承multiprocessing.Process并重写run()函数的方法来实现多线程。1、线程通过multiprocessing.Process类的start()方法启动。1、线程通过threading.Thread类的start()方法启动。
要能够将 API 调用的响应本地存储到缓存中,首先,我们需要定义缓存并通知客户端。在下面的代码片段中,我们使用 okhttp 库中的 Cache 类定义了缓存。我们将此缓存的最大大小设置为 5 MB。然后,在初始化 okhttpclient 参数时使用cache()函数。.build()如果设备连接到互联网:如果最后一次 API 响应是在不到 30 分钟之前检索的,则显示缓存的响应;否则,获取新的响应并将其存储在缓存中。如果设备离线:使用最多 1 天前的 API 响应以保持应用程序功能。
而其较为出众的一点,就是较好的可拓展性,即丰富的插件应用,这些应用可以极大地提高生产效率,并优化日常使用。可以发现,其整体格局和我们常见的流程图编辑应用较为类似,其主题颜色也与我们的VS Code保持一致,在这里为了编辑方便,我们还是将编辑器主题改为浅色。当然,其功能仍存在局限,不能够完全代替我们传统的图形绘制工具,但也可以作为我们日常工作的有益补充,帮助我们完成一些特定情景下的项目。整体布局也十分明晰,与我们常用的Visio极为类似:左侧为形状选项卡,中间为画布容器,右侧为样式编辑。
之前在说了我的第一版静态资源代理,后面我又完善了一下:照着以上思路,可以在其他语言其他框架中实现,因为对框架没有依赖,都是使用的一些基本功能。
文章浏览阅读338次,点赞4次,收藏6次。架构师不是天生的,是在项目中磨练起来的,所以,我们学了技术就需要结合项目进行实战训练,那么在Android里面最常用的架构无外乎 MVC,MVP,MVVM,但是这些思想如果和模块化,层次化,组件化混和在一起,那就不是一件那么简单的事了,我们需要一个真正身经百战的架构师才能讲解透彻其中蕴含的深理。此时,RecyclerView第一个item是添加进Adapter中的最后一个,最后一个item是第一个加进Adapter的数据,RecyclerView会自动滑到末尾,另外item整体是依靠下方的。
文章浏览阅读884次。使用多种方式实现接口幂等性,通过定义注解方便对方法进行幂等性控制