fpga%E5%BC%80%E5%8F%91 - 程序员宅基地

basys3 usage 1/n

https://www.stepfpga.com/doc/basys3%E5%BC%80%E5%8F%91%E6%9D%BF 文件说明参考手册 https://www.stepfpga.com/doc/_media/basys3_rm.pdf 开发板的接口介绍以及简单使用开发板. 1-1 接口定义图 1-2 ...

接口：基于FPGA的HDMI接口设计

标签： fpga开发

本人是一个FPGA的新学者，因为网上很多例程说的都不清楚，所以想通过这种方式有一个记录，如有侵权，指出后，会进行删除。如有不正确的地方也欢迎指出。一、HDMI概述 HDMI（High_Definition ...

奇数分频-占空比非50%.txt

标签： fpga verilog 奇数分频占空比非50%

对于非50%占空比的分频，与偶数倍分频类似，只需要一个计数器就能实现特定占空比的时钟分频。如需要1/11占空比的十一分频时钟，可以在计数值为9和10时均进行时钟翻转，该方法也是产生抽样脉冲的有效方法

邦飞科技视达科

1 技术面试(项目经验) https://blog.csdn.net/miaozhenzhong/article/details/52460789 2 软件测试的生命周期&amp;测试流程 ... 3 在软件开发中——概要设计我们怎么做？ https://blog.csdn.net/y...

STM32的ADC采集实现的信号抓取，然后通过串口传到上位机中显示

标签：大数据 stm32 单片机

采集的信号范围为5HZ~25KHZ（STM32F1系列采样率最高为0.5MS/s），0.1V~16.5V的模拟信号；幅值误差低于5%，频率误差低于2%，能满足日常中大多信号/电压的信号采集与分析。希望对大家有所作用，也希望国内开源资源能...

FPGA基础自学流程

标签： fpga开发

（ Finite State Machine，缩写为FSM），是一种在有限个状态之间按一定规律转换的时序电路，可以认为是组合逻辑和时序逻辑的一种组合。状态机通过控制各个状态的跳转来控制流程，使得整个代码看上去更加清晰易懂，在...

常忆科技新一代100MHz SPI闪存降低80％成本

标签：常忆科技新一代100MHz SPI闪存降低80％成本其它

8Mb及16Mb将于2006年推出，以供应计算器、PC BIOS、LCD、医疗监控器、硬盘、光储存(ODD)、无线局域网络系统、打印机、复杂可程序逻辑组件(CPLD)/现场可程序门阵列(FPGA)下载、电玩等制造厂商，提供串行外围接口(SPI...

FPGA----ZCU106使用petalinux 2019.1（全网最详）

标签： fpga开发

本文完成了Vivado 2019.1版本下的基于ZCU106的全部linux系统移植

FPGA中打拍、异步复位、亚稳态、三段式状态机的理解

标签： fpga开发

FPGA打拍、三段式状态机、亚稳态、异步同步复位

关于vivado综合的fft时的资源消耗问题

标签： fpga开发

关于vivado综合的疑问最近在学习fft，单独的蝶形变换... https://www.runoob.com/w3cnote/verilog-fft.html%E5%8F%82%E8%80%83%E7%9A%84%E4%BB%A3%E7%A0%81%EF%BC%8C%E6%B2%A1%E6%9C%89%E6%94%B9%E5%8F%98%E3%80%82

FPGA----FPGA中术语及verilog矩阵乘法及VHLS（Vivado HLS）最近不能产生IP的解决方案

标签： fpga开发矩阵线性代数

1、由于实现了暂态程序中电压初始化的求解，想看看占用板卡资源就尝试综合了以下程序，于是看到了报表后一头雾水。 LUT指的是查找表，FF指的是触发器（可以存储1bit的数据）。看了上图我们知道FF占用很多，但实际...

fpga arm跑linux,linux下ARM处理器对16位FPGA的访问问题

标签： fpga arm跑linux

有一个朋友在调试arm和FPGA接口的时候碰到了一个奇怪的问题，向我寻求帮助。本文引用地址：http://www.eepw.com.cn/article/201608/295294.htm问题描述：arm使用s3c2440，fpga和arm的接口为16位，使用地址线，片选线...

【FPGA】调用IP核实现心形波

标签： fpga开发 matlab 开发语言

用vivado实现心形波仿真

vitis-ai-gpu FPGA实现部分

来源： a. 几个代码教程：https://github.com/Xilinx/Vitis-In-Depth-Tutorial/tree/master/Machine_Learning其中example2的代码主要供我们参考 b. 安装系统：... c....

FPGA工程师必备技能_以太帧IP校验和和UDP校验计算_相关问题总结

标签：网络 wireshark udp

以太帧IP校验和和UDP校验和计算及相关问题总结以太帧IP校验和和UDP校验和计算及相关问题总结一以太帧IP校验和计算二以太帧IP...0000: 00 e0 0f 7d 1e ba 00 13 8f 54 3b 70 08 00 45 00 0010: 00 2e be 55 00 00 7a 1

Xilinx官方XDMA驱动程序的传输数据量限制

标签： fpga开发驱动开发

如果您感兴趣，恳请您看一下这个问题https://ask.csdn.net/questions/7883941%EF%BC%8C%E4%B9%9F%E5%B0%B1%E6%98%AF%E4%B8%8A%E9%9D%A2%E9%97%AE%E9%A2%98%E7%9A%84%E5%AE%8C%E6%95%B4%E7%89%88%E3%80%82

FPGA开发——PCIe

PCIe基础知识 1.1 书《PCIe入门》《PCIe体系结构导读》（作者在客上连载） ... Addison.Wesley.PCI.Express.System.Architecture.eBook-LiB.chm 1.2 DMA、PIO PCIE的DMA和PIO介绍 ...ht...

优秀的 Verilog/FPGA开源项目介绍（三）- 大厂的项目

标签：芯片 python java

优秀的 Verilog/FPGA开源项目介绍（三）- 大厂的项目谷歌开源芯片项目OpenTitanOpenTitan 是 Google 开发的项目，旨在鼓励厂家为数据中心和消费级设备开发所...

【LiveVideoStack】批量下载公众号文章

标签：网络 windows

LiveVideoStack

基于FPGA的ROM-VGA图像处理（老师好帅系列）

标签：嵌入式硬件

一.top层 module vga_rom_pic( input sys_clk, //系统时钟 input sys_rst_n, //复位信号· //VGA接口 output vga_hs, //行同步信号 output vga_vs, //场同步信号 output [1

成功解决安装spacy==2.x出现的问题：OSError: [E050] Can‘t find model ‘en_core_web_sm‘....

标签：前端

作者：安静到无声

FPGA的学习：基于ROM的VGA图像显示（弹跳特效）

以十色等宽彩条做背景，将存储于 ROM 中的图片显示在 VGA 显示器上，图片显示初始位置为有效显示区域左上角，图片沿着与水平方向 45 度夹角的方向，向右下角运动，运动过程中，当图片边沿触及显示区域边沿，图片向...

verilog学习记（tinyriscv mcu设计）

南京邮电大学可编程电子音乐自动演奏电路报告（电子电路课程设计）

标签：课程设计 fpga开发

此课程设计作品是一个可编程电子音乐自动演奏电路，可以通过开关选择预先设定好的音乐曲目并在选定曲目后自动演奏所选曲目。电路内包含了三首长度为1分04秒的乐曲，乐曲根据电子播放器的特点进行了适应性的改编从而...

Vivado关于综合(Synthesis)后存在Hold时序违例(Hold)，但实现(Implementation)后无时序违例(hold＞= 0)的...

标签： fpga开发

为保证代码的准确性，使用了《数字电路与逻辑设计（汤勇明著）》、《Verilog HDL数字系统设计与入门应用案例（王忠礼著）》、《Verilog数字系统设计教程（夏宇闻著）》和《数字设计原理与实践（John F.Wakerly）》等...

AI时代大点兵-国内外知名AI公司2018年最新盘点

标签： AI公司 2018盘点

AI时代大点兵-国内外知名AI公司2018年最新盘点导言据腾讯研究院统计，截至2017年6月，全球人工智能初创企业共计2617家。美国占据1078家居首，中国以592家企业排名第二，其后分别是英国，以色列，加拿大等...

AD9164中文数据手册

标签：射频工程 fpga开发学习

AD9164是一款高性能的16位数模转换器（DAC）和支持6 GSPS更新速率的直接数字合成器（DDS）。DAC内核基于与2×插值滤波器耦合的四开关架构，在某些模式下可实现高达12 GSPS的有效DAC更新速率。高动态范围和带宽使这些...

Cluster模式搭建

标签： p2p fpga开发 gnu

cluster集群搭建

Systemverilog（绿皮书）学习日记（2）— 过程语句与子程序

标签：学习

无

由高通8295车规级芯片算力TOPS想起车载常用嵌入式系统的TOPS

标签：嵌入式硬件

全球首颗5nm汽车芯2023年量产！... 问题1：算力TOPS ...https://zhuanlan.zhihu.com/p/396662061#:~:text=%E8%80%8C%E8%8A%AF%E7%89%87%E6%98%AF%E6%8F%90%E4%BE%9B%E7%AE%97%E5%8A%9B%E7%9A%84%E8%BD%BD%E4%B

”fpga%E5%BC%80%E5%8F%91“ 的搜索结果

basys3 usage 1/n

接口：基于FPGA的HDMI接口设计

奇数分频-占空比非50%.txt

邦飞科技视达科

STM32的ADC采集实现的信号抓取，然后通过串口传到上位机中显示

FPGA基础自学流程

常忆科技新一代100MHz SPI闪存降低80％成本

FPGA----ZCU106使用petalinux 2019.1（全网最详）

FPGA中打拍、异步复位、亚稳态、三段式状态机的理解

关于vivado综合的fft时的资源消耗问题

FPGA----FPGA中术语及verilog矩阵乘法及VHLS（Vivado HLS）最近不能产生IP的解决方案

fpga arm跑linux,linux下ARM处理器对16位FPGA的访问问题

【FPGA】调用IP核实现心形波

vitis-ai-gpu FPGA实现部分

FPGA工程师必备技能_以太帧IP校验和和UDP校验计算_相关问题总结

Xilinx官方XDMA驱动程序的传输数据量限制

FPGA开发——PCIe

优秀的 Verilog/FPGA开源项目介绍（三）- 大厂的项目

【LiveVideoStack】批量下载公众号文章

基于FPGA的ROM-VGA图像处理（老师好帅系列）

成功解决安装spacy==2.x出现的问题：OSError: [E050] Can‘t find model ‘en_core_web_sm‘....

FPGA的学习：基于ROM的VGA图像显示（弹跳特效）

verilog学习记（tinyriscv mcu设计）

南京邮电大学可编程电子音乐自动演奏电路报告（电子电路课程设计）

Vivado关于综合(Synthesis)后存在Hold时序违例(Hold)，但实现(Implementation)后无时序违例(hold＞= 0)的...

AI时代大点兵-国内外知名AI公司2018年最新盘点

AD9164中文数据手册

Cluster模式搭建

Systemverilog（绿皮书）学习日记（2）— 过程语句与子程序

由高通8295车规级芯片算力TOPS想起车载常用嵌入式系统的TOPS

推荐文章