risc-v - 程序员宅基地

基于 RISC-V SoC 的可配置 FFT 系统设计（5）高性能 RISC-V 内核的硬件设计

对于 FFT 系统，其 RISC-V 内核的设计决定了整个系统的功能，其 RISC-V 内核的性能也决定了整个系统的性能。本次设计就是按照如下的 RISC-V CPU 的硬件架构设计图来实现的。

新手学习RISC-V指导（历史发展，架构介绍，指令集，学习路线，汇编示例）

RISC-V架构采用了基于定长指令（Fixed-length instruction）和模块化设计方案。具体来说，RISC-V的指令长度为32位，在指令长度相同的前提下，RISC-V的指令数量比ARM、x86等指令集更少，使得其指令执行效率更高。此外...

世界芯中国芯RISC-V相关资源及进展

标签：硬件架构

RISC-V

RISC-V学习基础（五）

标签： risc-v 学习

动态链接程序的加载稍微有些复杂，操作系统不直接运行程序，而是运行一个动态链接器，由动态链接器开始运行程序，并负责处理所有外部函数的第一次调用，把它们加载到内存中，并且修改程序，填入正确的调用地址。...

RISC-V嵌入式开发入门篇2：RISC-V汇编语言程序设计（上）

标签： RISC-V

在本号之前发表的文章《编译过程简介》中介绍了C/C++语言如何被编译成为汇编语言，而本文将介绍如何直接使用RISC-V架构的汇编语言进行程序设计。

手把手教你设计CPU-RISC-V处理器篇

标签： arm risc-v 下载 CPU

第一部分 CPU与RISC-V综述第 1章一文读懂CPU之三生三世 2 1.1　眼看他起高楼，眼看他宴宾客，眼看他楼塌了——CPU众生相 3 1.3　人生已是如此艰难，你又何必拆穿——CPU从业者的无奈 17 1.4　无敌是多么寂寞——...

从零开始设计RISC-V处理器——指令系统

标签： risc-v fpga开发硬件工程

从零开始设计RISC-V处理器

RISC-V架构学习

标签： RISC-V

RISC-V架构RISC-V简介RISC-V起源RISC-V大事件RISC-V 指令特点设计哲学-简单就是美无病一身轻——架构的篇幅能屈能伸——模块化的指令集浓缩的都是精华——指令的数量RISC-V指令集简介模块化的指令子集规整的指令编码...

RISC-V特权级别

标签： risc-v

所以内核分两部分，运行在M模式下的代码为内核提供访问硬件资源的能力，而S模式下的代码则更加灵活。里的最高权限模式，它具有访问所有资源的权限，它的代码是百分百可信的，通常运行在这个模式下的为。...

物联网产业链专题报告-RISC-V大有可为.docx

标签：安全

物联网产业链专题报告-RISC-V大有可为.docx

CPU与RISC-V ISA架构

标签： risc-v 架构 fpga开发

CPU与RISC-V ISA架构

单周期RISC-V架构CPU的设计---设计篇

标签： risc-v 架构

本文采用RISC-V架构设计CPU，实现单周期CPU，设计取指、译码、执行、访存、写回五个阶段，扩展实现了RV32I指令集，通过该指令集所有指令的仿真测试。工具采用了iverilog和GTKwave。（具体仿真调试过程见下一篇文章）

开源芯片、RISC-V与敏捷开发

标签：开源芯片敏捷开发计算机架构

随着摩尔定理的几近失效，传统的追求通用...介绍了开源芯片的作用和发展历史，讨论了有望成为下一代芯片开发根基的RISC-V指令集架构的特点和影响以及前端设计中的敏捷开发实践，并对芯片开发的新发展与不足做出了总结。

RISC-V相关概念整理

标签： risc-v 硬件架构

1.RISC-V的概念 2.RISC-V的易错点 3.SoC（片上系统） 4.内核 5.协处理器 6.敏捷开发 6.1 敏捷开发的概念 6.2 敏捷开发模式的分类 7.MMIO 7.1 MMIO的概念 7.2 Port I/O和MMIO的主要区别 8.Verilog HDL 9....

基于RISC-V架构的通信DSP的设计以及在5G RedCap基带中的应用（二）-RISC-V指令集介绍

标签： risc-v 架构 5G

RISC-V指令集体系结构分析。

RISC-V处理器的设计与实现（一）—— 基本指令集

标签： risc-v fpga开发学习

本人小白一枚，在学习FPGA的过程中偶然刷到了tinyriscv这个开源项目，并且自己对计算机体系结构的知识也很感兴趣，所以想参考这个开源项目做一个基于RISC-V指令集的CPU

如何学习RISC-V

标签：学习 risc-v

总之，学习RISC-V需要掌握计算机系统的基础知识，熟悉RISC-V指令集架构和微体系结构，理解RISC-V的编程模型和编译工具链，并实践项目开发，才能真正掌握RISC-V的开发和应用。

《嵌入式 - RISC-V(GD32)开发笔记》第1章 RISC-V开发环境搭建 - 基于Nuclei Studio开发

标签： risc-v GD32

RISC-V系列的MCU开发环境有很多,可以使用VS Code开发，也可以使用IDE，比如Embedded studio、Eclipse(Nuclei Studio、MounRiver Stuido、GNU MCU Eclipse)等，IAR也支持RISC-V。无论使用什么工具，编译工具还是使用...

ARM、X86、RISC-V三分天下

标签： arm开发 risc-v

引入：简单的介绍一下X86、ARM、RISC-V三种cpu架构的区别和应用场景。X86、ARM和RISC-V是三种不同的CPU架构，它们在设计理念、指令集和应用场景上有一些区别。

RISC-V指令集

标签： risc-v

RISC-V还是一个非常年轻的指令集架构，同时其十分瞩目精简、开源的特性也十分有利于我们学习，所以在未来的一段时间内，将把主要精力放在对RISC-V的指令集架构，包括基本指令集和拓展指令集的学习，不定时在此更新

RISC-V-Instruction_Level_Simulator

标签： C++

RISC-V-Instruction_Level_Simulator

五、分享优秀的 RISC-V 项目资源

标签： RISC-V 资源列表开源实现

OpenV: 支持RV32的开源微处理器，Verilog，MIT Licensed，OnChipUIS，来源于哥伦比亚的Universidad Industrial de Santander。PicoRV32: Clifford Wolf设计的(针对FPGA)RV32微处理器，Verilog，ISC Licensed。...